內容說明
 

　　本發明涉及半導體制造技術領域，尤其涉及一種MEMS傳感器及其制備方法。
 

　　發明背景
 

　　MEMS傳感器如加速度計，陀螺儀等，其接觸孔(contact via)具有高深寬比(HighAspect Ratio)，在于接觸孔側壁沉積氧化物(DEP OX)形成隔離層(isolation)時容易造成接觸孔頂部開口明顯變小，從而使得金屬鎢填充時，接觸孔的頂部被封，以致填充金屬鎢后形成大的空隙(void)，從而使得接觸電阻明顯增大。
 

　　發明內容
 

　　針對上述存在的問題，本發明公開一種MEMS傳感器及其制備方法，以克服現有技術中由于接觸孔具有較高的深寬比，在于接觸孔側壁沉積氧化物層形成隔離層時容易造成接觸孔頂部開口明顯變小，從而使得金屬鎢填充時，接觸孔的頂部被封，以致填充金屬鎢后形成大的空隙(void)，進而導致接觸電阻明顯增大的問題。
 

　　為了實現上述目的，本申請記載了一種MEMS傳感器的制備方法，包括以下步驟：提供一半導體襯底，并于該半導體襯底的上表面制備內嵌有金屬層的氧化物層；將一硅片鍵合于所述氧化物層的上表面后，研磨所述硅片至預設的厚度后形成硅片層；繼續刻蝕所述硅片層及所述氧化物層至所述金屬層的上表面，形成一閉合的隔離溝槽；于所述隔離溝槽中填充氧化物后，繼續在被所述隔離溝槽所包圍的區域中刻蝕部分剩余的硅片層及氧化物層至所述金屬層的上表面，形成一接觸孔，并使殘留的所述硅片層及所述氧化物層形成所述接觸 孔的側壁；繼續于所述接觸孔中填充金屬。
 

　　上述的MEMS傳感器的制備方法，其中，所述半導體襯底內形成有CMOS器件。所述金屬層的厚度為7-11μm。其中，所述金屬層的上表面至所述氧化物層的上表面的距離為1-3μm。其中，所述硅片為厚度大于35μm的N型硅。其中，所述預設的厚度的值為25-35μm。其中，采用深反應離子刻蝕工藝刻蝕所述硅片層及所述氧化物層至所述金屬層的上表面，形成一閉合的隔離溝槽。在被所述隔離溝槽所包圍的區域中采用深反應離子刻蝕工藝刻蝕部分剩余的硅片層及所述氧化物層至所述金屬層的上表面，形成一接觸孔。形成所述接觸孔后，按照從下至上的順序依次沉積TEOS層、Ti層以及TiN層覆蓋所述接觸孔的底部及其側壁，并繼續沉積金屬充滿所述接觸孔。
 

　　本申請還記載了一種MEMS傳感器，包括：半導體襯底；氧化物層，覆蓋在所述半導體襯底的上表面，且該氧化物層中內嵌有金屬層；硅片層，覆蓋在所述氧化物層的上表面；隔離結構，貫穿所述硅片層及所述氧化物層至所述金屬層的上表面；接觸孔結構，貫穿被所述隔離結構所包圍的硅片層及所述氧化物層至所述金屬層的上表面，且被所述隔離結構所包圍的硅片層及所述氧化物層形成所述接觸孔結構的側壁。
 

　　其中，所述隔離結構將所述接觸孔結構與部分所述硅片層及部分氧化物層隔離。所述半導體襯底內設置有CMOS器件。所述金屬層的厚度為7-11μm。所述金屬層的上表面至所述氧化物層上表面的距離為1-3μm。所述硅片層為厚度為25-35μm的N型硅。所述隔離結構的材質為氧化物。所述接觸孔結構包括一接觸孔、覆蓋該接觸孔側壁以及下表面的夾層結構、充滿所述接觸孔的金屬。
 

　　所述夾層結構包括TEOS層、Ti層、TiN層，所述TEOS層覆蓋 所述接觸孔的側壁以及下表面，所述Ti層隔離該TEOS氧化物層和所述TiN層。
 

　　上述發明具有如下優點或者有益效果：本發明公開的一種MEMS傳感器及其制備方法，通過采用深反應離子刻蝕工藝部分刻蝕鍵合在氧化物層上表面的硅片至頂部金屬層的上表面，形成一閉合的隔離溝槽，并于該隔離溝槽中填充氧化物后，繼續在被該隔離溝槽所包圍的區域中刻蝕部分剩余的硅片至上述金屬層的上表面，形成接觸孔，由于已充滿氧化物的隔離溝槽取代了直接于接觸孔中填充的氧化物層，從而避免了沉積氧化物形成隔離層時造成的接觸孔頂部開口變小的情況，使得MEMS傳感器的接觸孔連接側壁絕緣工藝更加簡單，實踐更加容易，進而有效改善了鎢填充時會出現空隙以及硅片和接觸孔(Sito via)之間發生的漏電現象。