半導體電子器件和集成電路芯片技術是現(xiàn)代信息社會發(fā)展的基石。硅基集成電路在過去幾十年遵循摩爾定律朝著高密度、高集成度的方向發(fā)展，其基本單元-場效應晶體管(FET)的尺寸不斷微縮的同時性能不斷提高。當前，硅基晶體管已接近其物理極限，摩爾定律面臨空前挑戰(zhàn)，亟需開發(fā)新型的半導體器件實現(xiàn)技術突破。二維半導體具有原子級厚度和高遷移率及優(yōu)異的柵控特性，是構筑下一代晶體管和集成電路芯片的理想載體?！秶H器件和系統(tǒng)路線圖》(IRDS)已計劃于2028年將其用于未來芯片的制造。然而，基于二維半導體的晶體管中高質量柵極介電材料的集成卻面臨著重大挑戰(zhàn)。廣泛用于硅基芯片的傳統(tǒng)高κ介電材料(HfO2等)具有三維結構，與二維半導體界面不兼容，嚴重制約了二維晶體管的性能。如何在二維半導體上集成兼具高質量界面和高介電性質的介電材料是二維晶體管實際應用面臨的重大技術難題。
 

　　針對上述難題，材料學院、材料成形與模具技術全國重點實驗室翟天佑教授團隊基于過去十余年在新型低維材料領域的研究積累，設計并構筑了一種新型的復合介電材料。他們利用無機分子晶體Sb2O3作為緩沖層構筑Sb2O3/HfO2復合介電層，在二維晶體管中實現(xiàn)了兼具高質量界面和高介電性質的介電層的規(guī)模化集成，成功克服了二維半導體器件領域介電層集成這一共識性難題。得益于高質量介電層的集成，二維晶體管的性能獲得全面提升，多項關鍵性能指標達到了最優(yōu)。
 

圖1. Sb2O3/HfO2復合介電層的制備及表征
 

　　研究團隊選用無機分子晶體Sb2O3作為范德華緩沖層，以表面無懸掛鍵的籠狀小分子為結構單元，在熱蒸鍍過程中分子發(fā)生升華，結構得以保持完整，從而與二維半導體形成無懸掛鍵的高質量界面。與此同時，Sb2O3的高親水性可有效促進原子層沉積過程中前驅體的吸附以及高κ介電層(HfO2)的均勻沉積。利用無機分子晶體的以上特性，結合高κ介電材料優(yōu)異的介電性質，即可構筑兼具高質量界面與高介電性能的復合介電層(圖1)。該方法能在不同二維材料(石墨烯、MoS2等)表面實現(xiàn)超薄高κ介電層的均勻集成，并與二維半導體形成高質量界面，展現(xiàn)出極高的普適性；制備過程與半導體制造工藝完全兼容，易于實現(xiàn)規(guī)?；杉肮I(yè)化應用。
 

圖2.通過Sb2O3/HfO2復合介電層制備的二維晶體管器件的性能表征
 

　　基于Sb2O3/HfO2復合介電層的二維場效應晶體管展現(xiàn)出優(yōu)異的性能。介電層的等效氧化層厚度(EOT)可低至0.67 nm，為當前二維晶體管介電層的最低值。優(yōu)異的界面質量降低了界面態(tài)密度，以二維MoS2為溝道的FET的亞閾值擺幅低至60 mV/dec，達到理論極限。晶體管陣列器件呈現(xiàn)出優(yōu)異的均一性，滿足二維晶體管規(guī)?；梢?圖2)。
 

　　得益于復合介電材料超低的等效氧化層厚度與優(yōu)異的界面質量，二維晶體管在0.4 V的超低工作電壓下即可獲得超過106的開關比，實現(xiàn)了對IRDS規(guī)劃先進制程硅基晶體管(3nm制程FinFET)的超越，表現(xiàn)出目前場效應晶體管中的最高柵極控制效率(圖3)。該研究攻克了二維晶體管中高質量介電層集成的難題，突破了長期以來制約二維晶體管發(fā)展的關鍵技術瓶頸，實現(xiàn)了二維晶體管中兼具高質量界面與高介電性質介電層的規(guī)?；?，并研制了高性能、低功耗的二維晶體管器件，為推動二維半導體在未來集成電路芯片中的應用奠定了堅實的基礎。
 

圖3.通過Sb2O3/HfO2復合介電層制備的二維晶體管器件與現(xiàn)有技術的對比
 

　　該研究項目得到了南京大學王欣然教授團隊在單層二維半導體薄膜制備方面給予的大力支持，得到了燕山大學聶安民教授在材料微觀結構表征方面的幫助，得到了我校高義華教授在薄膜親水性測試方面的支持